【ICP-4】進化する3次元実装技術 ～機器が変わる、世界が変わる～

実用化に向けた2.5D／3D積層デバイスの最先端技術と業界動向

［講師］　
日本アイ・ビー・エム（株）
東京基礎研究所 エレクトロニック＆オプティカル・パッケージング 部長
折井 靖光

＜講演内容＞
昨今、3D積層デバイスの話だけではなく、シリコンインターポーザーを使った2.5D積層デバイスの話が注目されてきており、実用化へ向けて大きく動いている。本講演では、2.5D／3D積層デバイスにおける要素技術と今後の動向を解説する。

＜講演者プロフィール＞
1986年3月　大阪大学基礎工学部物性物理工学科 卒
1986年4月 日本アイ・ビー・エム株式会社入社
大型コンピューターの実装技術からノートブックコンピューター、ハードディスクなどのモバイル製品のフリップチップを中心とし
た実装の生産技術・開発に従事。
2001年10月 株式会社サンミナ－ＳＣＩシステムズ・ジャパンへ出向
2005年3月 日本アイ・ビー・エム株式会社帰任。
ＳｉＰ・ＰｏＰ技術の開発に従事。
ファインピッチフリップチップ接合技術であるＣｕポストを使ったＣ２技術を開発。
2009年6月　東京基礎研究所へ異動。３Ｄチップスタックプロジェクトリーダーに就任

3Dインテグレーションを支える中間領域技術
～バンプからTSVへ進化するマイクロ接合～

［講師］　
（株）東芝　セミコンダクター＆ストレージ社
メモリ事業部 メモリパッケージ開発部 主幹
江澤 弘和

＜講演内容＞
新たな携帯機器や大容量ストレージデバイスの求める高速データ転送と省電力は、3Dインテグレーションの開発を加速している。その基幹技術となる再配線、微細バンプ接合、TSVなどの中間領域プロセスの現状と今後を展望する。

＜講演者プロフィール＞
1985年3月､京大院・工（金属物理）・修士終了後、東芝入社、半導体材料技術部配属。
1987年60umピッチAuバンプを開発、LCDドライバーのTCP製品化後、プロセス技術部に移り、社内量産ライン構築に従事。
1993年～94年、三星電子へＡｕバンププロセス技術を供与、韓国現地で量産立ち上げを指導。
1995年から2009年9月まで、プロセス技術推進センター。サリサイド、コンタクトプラグ、ヴィアプラグ、多層配線の新規プロセス開発から量産歩留まり支援までＳｉプロセス微細化開発を担当。並行して、社内12インチ半田バンプ量産ライン構築(04年)、希薄組成SnCuバンプによるLow-k 多層配線のCPI低減実証(05年)と製品実用化（08年）、TSVによるWLP量産プロセス開発(06年)と超小型カメラモジュールの世界初量産化(08年)、10umピッチ再配線と40umピッチバンプを用いたバンド幅拡張DRAM上のLogicチップ積層技術開発(08年)と40nm省電力画像処理LSIの製品化(09年)、を担当。
2011年2月メモリ事業部に移り、WLP、TSV等のメモリ中間領域の開拓を担当、現在に至る。

3Dパッケージング技術が次世代デバイスを変える！

［講師］　
Texas Instruments Inc.,
Copper Pillar and TSV Interconnect Packaging, Manager
Mark Gerber

＜講演内容＞
テキサスインスツルメンツ社は、デジタル・アナログデバイスの主要サプライヤーとして、3Dパッケージングと最新配線技術を用いた幅広いエンドソリューションを提供している。本講演では、今後の鍵となる技術課題について検討し、3Dパッケージング・配線技術がデバイス開発においてどう機能したかを議論する。

＜講演者プロフィール＞
テキサス・インスツルメンツ技術担当上級社員。現在、同社のワールドワイドCuピラーパッケージ技術チームのマネジャーとして、この技術を活用した新しいパッケージング・デバイスの開発・導入全般を統括している。17年以上にわたり半導体パッケージングの分野に携わり、主にスタックドダイ、パッケージ・オン・パッケージ、TSV、ファインピッチ・フリップチップを専門とする。数多くの学術論文を出版、24の登録特許を持つ。

（敬称略）

※セッションの録音、写真・ビデオ撮影などは一切禁止させていただきます。都合により講師、プログラムの内容が変更になる場合、およびテキスト配布の無い講演もございます。あらかじめご了承ください。お問合せは inw-con@reedexpo.co.jp までどうぞ